Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-125589

(43) Date of publication of application: 06.06.1987

(51)Int.CI.

G11C 7/00

G11C 19/00

(21)Application number : 60-267708

(71)Applicant : NEC CORP

(22)Date of filing:

27.11.1985


(72)Inventor: OZAWA KOJI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To attain application as a digital delay line having optional delay length by providing a delay circuit between a data input part and a write data bus and setting the delay amount of the delay circuit at a proper level.

CONSTITUTION: A control circuit 1 inputs a applied reset signal RST, writing clock WCK and reading clock RCK and outputs internal control signals RST', WCK' and RCK' respectively. The signal RST' is inputted to address pointers 3W6 respectively and the writing and reading actions are initialized in different fixed addresses by the signal RST' respectively. In other words, input data Din is written on a dual port cell array 7 after a delay set to a delay circuit 10 in a writing mode. In this



case, the delay length of the circuit 10 is set so that coincidence is secured between the address which is used when the valid write and inputted first after resetting is written on the array 7 via the data 10 and the address where the read data is set. Thus it is possible to form a circuit that has the variable delay length in response to the resetting interval.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

母日本國特許庁(JP)

19 符 許 出 願 公 閉

®公開特許公報(A)

昭62 - 125589

@Int,Cl,*
G 11 C 7/00
19/00

識別配号 318 庁内整理番号 A-6549-5B 6549-5B ❷公開 昭和62年(1987)6月6日

審査請求 未請求 発明の数 ! (全5頁)

母発明の名称 半導体集積回路

②特 顾 昭60-267708 ②出 顾 昭60(1985)11月27日

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁買33番1号

砂代 理 人 弁理士 内 原 晋

明 細 春

発明の名称
 半導体集積回絡

2. 特許請求の範囲

ス間に外部事込みクロックに問期して駆動されるディレイ同路を含み、その避妊の大きさは、リセット後初めて入力した有効ライトデータが、設りセット個骨によりイニシャライズされた部出し番地にちょうど客込まれるだけの大きさに設定したことを特徴とする半導体線検回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発照はデニアルポートメモリセルを使用した デジタル遅延線として使用する単導体集積回絡に 調し、特化、外部から加えるリセット信号の間隔 (長さ)に応じてディレイ長を可変にすることが できる遅延線として使用する半導体無積回路に関 する。

(従来の技術)

デジタルテレビ等においてはライン単位の処理 を行なうため1ライン分(910ピット)の遠述 級が用いられる。とのような遅延級を推検回路で 作る場合は、二次元状に配設されたデュナルボー トメモリセルアレイを記憶模案とし、その記憶(構込み/観出し) 順序が一定になるように制御し、 かつりセット信号により再込み番地が歌出し替地 より所定準(例えばり I O ピット)だけ先行する 位前にイニシャライズするような構成にし、リセット 扱外部クロックに同期して、ライト/リード を行なえば類出し番地はイニシャライズ後9 I O サイクルたってから、最初のライト 書地に一致延 したデータが詠出せるので9 I O ピット遅延 したデータが詠出せるので9 I O ピットのデイレ イ長を持ったデンタル遅延融として使用できる。

(発明が解映しよりとする問題点)

しかしながらこの緒虫では、リセットによるライトとリードのイニシャタイズ歯線により達延数が固定してしまうので、任意のデイレイ長、例えば910ビット以外のデイレイ長で使いたい場合には不適を生じる。

「問題点を解決するための事段)

本名明の半導体機構回路は、二次元状に配置されたデュアルボートメモリセルアレイと、該メモ

リセット信号RST、裏込み用クロックWCK。 欧出し用クロックRCK, (WCK, RCKは共通 でも良い。)を入力し内部制御信号RST1,WCK1 RCK'を出力する。入力パッファをは入力デー クDinの増幅などを行なり。列表が行選択用の ライトアドレスポインがおよび行選択用のライト アドレスポインタはそれぞれリングカウンタによ り構設を打る。列送択用のリードアドレスポイン タかよび行選択形のリードアドレスポインをほカ ウンダにより構成される。 7 は行、別 2 次元状に 配置されたデュアルポートセルフレイである。 8 は銃出しデータを物幅するためのセンスアンプで、 9 は七のあ力を良力データ Dout として出力する 出力バッファである。ディレイ国路10は入刀パ ップァ2とライトテータバスを接続し、信号WCK' により昭動される。外部からリセット信号RST を加えることにより、例えば、ライトアドレスは ライトリセットアドレス11m、リードアドレス はリードリセットアドレス12亿。それぞれイニ シャライズされる。

リセルアレイに再込みを行なりため、そのメモリ セルを一定の謝序で選択するように構成した集弘 み行及び州源訳園路と、おメモリセルがら勧出し を行なりためメモリセルを製込みと同じ順序で混 択するように挙収した勧出し行及び列選択回路と、 外部書込みクロックに開期して終メモリセルにデ ータを構込む手段と、外部銃出しクロックに周期 して敗メモリセルからデータを統出す事段と、外 話りセット信号により移込み番地と駅出し雲地を 互い化裂及る所定値化イエシャライズする手段を 備えた半導体集積回路にかいて、放動系み手段は、 データ入力部とライトダータバス間に外部審込み クロックに問却して駆動されるディレイ国路を含 み、その遅延の大きさは、りセット後初めて入力 した有効ライトデータが、おりセット信号により イニシャライズされた簡単し番蛇にちょうど伊込 せれるだけの大きさに設定したことを停欲とする。

〔衷辫例〕

第1 四は本発明の一実施例を示すプロック図で ある。コントロール回路1は外部から印加される

デュレイ回路IOのディレイ長はタイトリセットアドレスJIがリードリセットアドレスI2に 追いつくに必要なサイクル数(すなわち番地総) に応じた長さに数定されている。

列選択用のライトアドレスポインタるは、ディ レイ国路10の出力、すをわちライトデータパス 上のデータを得易WCK'は同期して一定の順序で デュアルポートセルテレーに喜込むために、デー ダバスとセルアレイで内のピット級を接続するス イッチ端子の活性化信号を発生する。別溶択用の ライトアドレスポインタ 3 はリングカウンタよう 構成されているので活性化信号の出力位置が列の 最終まで過すると動初に認り同じ動作を繰り返す。 行退択用のライトアドレスポインタ4は、駆動タ ロックに同期してセルフレイで内の構込み行称を 一定の順序で選択する。との駆動クロックとして は、列選択用のライトアドレスポインタるによる 単板位置が最終列から最初列に戻るとされ空じる 内部発集パルス信号が用いられる。行選択用ライ トアドレスポインタ4もリングカクンタより悩成

されるので、その現状位数が行の機終まで過すると最初に戻り回じ動作を繰り返す。これにより二次元状化配置されたデュアルポートセルアレイ?を普込み用クロックWCKに側部して最初の行及び列(セルアレイ?の左上)から最終の行及び列(第1回のセルアレイ?の右下)までの普込みを繰り返してエンドレスに行なりことができる。

リードアドレスポインタ5、6もライトの場合と同様に構成されている。駆動クロックとしては列が信号RCK1、行が列瀬沢州のリードアドレスポインタ5から発生する内部発生パルス億号が開いられる。デュアルポートセルアレイでからの飲出しデータを信号RCK1に同節して一定の順移で放出すために、列連沢リードアドレスポインタ5の出力は、セルアレイ内のとット縦とリードデータパス(すなわちセンスアンブ8の入力部)とを接続するスイッチ製子の活性化信号として使われる。行通沢州のリードの行般に接続される。

青込みと数出しは同じ選択原序となるように各ラ

シャライズされる。)後、初めて入力する有効ティトデータが逸路固路しりを経てライトデータパスに適し、メやりゃかにお込まれるときの番地が、ちょうどリードのりゃット(イニシャライズ)された醤地を一致するようにライト/リードのりゃット番地もしくは、ディレイ圏路10のディレイ長を調整する。

次に、このように構成された学導体メモリの動作について第3回のタイミング図を用いて説明する。湖、設明を分りやすくするためにクロックWCK、RCKは同一のクロックCK(内部はCK)により転動されるものとする。またリードのリセットアドレスは一名(一名はり帯地より2番地鉄路したアドレスな意味する。)番地とする。またライトノリードのリセット構造の美は2であるのでディレイ回路10の経路数も2に対応するものとする。

第3国化かいて、リセット信号RSTはHレベ へのときリセットが行左われる。共通のクロック 信号CKのIサイクル開てメモリセルのITドレ イトアドレスポインタ3、4およびリードアドレスポインタ5、6が構成される。ディレイ圏路10 は入力と他力は分離されたシフトレジスタで構成 される。またその駆動クロックとしては信号WCK/ が明46れる。

アドレスポインタ3~6に対信号は8t'が入力しており、この信号によりライト/リードはそれぞれ別の間定番地にイニシャライズ(リセット)される。このときリードのリセット養地はライトのリセット養地より、ディレイ国的10のディレイ提に対応した番地分だけ先行した位置に設定される。すなわちず込みを行なり際、入力データDinはディレイ国的10のために、すぐにはメモリセルにライトされる。この概、ディレイ国的10と例選択用のライトアレスがディレイ国路10円を選延する際にライトを助き発力と、従ってリセット(すなわちァイイトアドレスが所定番地にイニ

スが選択され、阿クロックのライズエッジで内部
アドレスがインクリメントされる。上述の仮定に
より 指号RSTによりライトアドレスはー2 番地
に、リードアドレスは C 番地にリセットされる。
また入力データ D in のうち、リセット後の最初の
有効 本込みデータ D O が入力される。クロック C K
に同期してライトアドレス、リードアドレスはイ
ンクリメントされ、新しいライトアドレスに応じ
て入力データ D in も 新データ (D 1 , D 2 , ……)
が印加される。

ライトアドレスとリードアドレスの斧は2前地(2サイクル分)であり、またディレイ自将のディレイ数もそれに応じて2ピット(2サイクル分)に調整されているので、リセット後、最初に入力したデータDのは2サイクルで、ライトデータバスすなわちディレイ国路10の出力にあらわれ、そのときのライトアドレスすなわちの番地に構込まれる。彼って入力データD1は1番地に、データD2は2番地に……以下同様に得込まれ、結局リセットがのライトデータは突然的にメモリセル

の0番地に安込まれていることにたる。

一方、級出しアドレスは最初からり着地にりセットされているので、クロックに同期してりが当に存かれていたダータ。すなわら1つ前のりセットの砂に綴いて存かれたダータを先頭から版においてよりととになる。さいかえれば窺る圏にかいてりセット砂に繋がれたダータは久のりセット様に先頭から版に被出されることになる。このととによりメモリ等量を卸えてい範囲のサイクル開催でりセットに号且3でを加えることにより、リセット間隔に応じた可変のディレイ長さをもったディレイ回路を構成できる。

以上のが関ではライトのリセット番地とリード のリセット巻地の競を2としたが、この値は2に 限定されをいて他の数を取ることができる。この 場合、その値に称じてディレイ圏路10のディレ イ長も変える必要がある。この値があまり大きい と囃子Dinからのライトデータが実際にメモリセ ルに構込まれるまでに時間がかかるので一秒的に は1ないしるが過去である。

ROT: WCK', RCK' ……内部制御信号、DG, Di……ライトデータ。

代继入 弁理士 内 原 智,


(発射の効果)

以上に説明したように本発明は、リセット関係 を代理に選ぶことによってそれた応じたディレイ 長をもったデジタル経域酸として使用することが 可能とまる。


4 図面の簡単な説明

第1図は本発明の一英施例のブロック図、第2 図は第1図の動作を示すまイミンク図である。

1……コントロール図路、2……入力パッファ、3……列君氏用のライトアドレスポインタ、4… …行選択用のライトアドレスポインタ、5……列選択用のリードアドレスポインタ、6……行選式用のリードアドレスポインタ、7……デュアルポートセルアレイ、8……モンスアンブ、9……出力パッファ、10……ディレイ回路、11……ライトリセットアドレス、12……リードリセットアドレス、RST……リセット信号、WCK……管込み角クロック、RCK……能出用クロック、CK……番込み及び統出し原の共通のクロック、



第 / 図



第 2 宽